扎根中国23年！美国泉源低至3%！泰瑞达怎样助力国产芯片良率提升
11月9日，半导体测试装备大厂泰瑞达在广州召开媒了解，分享了半导体测试装备行业提高的趋向与挑唆，并以汽车芯片测试为例，先容了泰瑞达测试处理方案怎样协助行业到达降本增效、协同创新、助力客户取得告捷的目标。同时，泰瑞达还先容了在中国的当地化办法。
半导体测试面临的新挑唆
随着摩尔定律的持续推进，晶体管密度越来越高，芯片的繁复度及集成度展现指数级增长，不仅所需的研发和制造本钱越来越高，消费步调也越来越繁复。好比，研讨机构IBS的数据体现，研发一款28nm成熟制程的芯片，必要的研发用度约为4800万美元，制造所需的工艺步调约莫必要500道支配，每片晶圆的代工价格约莫为2800美元/片晶圆。而研发一款3nm，必要的研发用度则高达4.49亿美元，制造所需的工艺步调将提升到1250道支配，每片晶圆的代工价格约莫为16700美元。
面临优秀制程芯片越来越热血的研发投入和制造本钱，以及越来繁复的计划及制造流程，只需一个场合出错，就约莫碰面临宏大的丧失。特别是在芯片迭代速率越来越快，上市的窗口期越来越小背景之下，芯片计划大概制造假如显现成绩，还将直接丧失后续的市场竞争时机，招致更大的丧失。因此，关于芯片计划/制造厂商来说，半导体主动化测试装备（Automatic Test Equipment，ATE）的紧张性也越来越凸显，因它将直接影响到芯片的良率提升。
而在半导体测试装备范畴，面临不同典范的芯片，好比数字芯片、模仿芯片、存储芯片、功率半导体等，屡屡必要不同典范的ATE装备来举行掩盖。
但是随着优秀制程的推进放缓，越来越多的芯片计划厂商开头接纳异构集成、Chiplet（将不同工艺、不同典范的小芯片经过优秀封装武艺集成在一同）等新的计划思绪来持续推进芯片全体功能的提升，这也给ATE带来了更多的挑唆。
泰瑞达亚太区贩卖副总裁Richard Hsieh表现：“随着半导体制程的持续演进，以及异构集成、优秀封装武艺的提高，将会给ATE带来更多的挑唆，尤其是在功效测试局部。好比，如安在CMOS的制程内里可以制造出‘数字＋殽杂信号＋RF’的SoC，由于即使相反的制程针对不同典范芯片计划，也未必会到达相反的良率，或这在完成EDA计划上无法八面玲珑，以是在功效测试方面是一个很大的挑唆。”
特别是关于基于Chiplet架构的芯片来说，由于其并不一整个SoC，而是由多个不同工艺的小芯片经过优秀封装武艺互联在一同，以是关于这类芯片来说，将碰面临更多的测试困难。
泰瑞达中国区总司理Felix Huang也表现：“关于ATE厂商来说，最大的一个挑唆是当Chiplet做好封在一同后，怎样检测此中不同的Die何处出了成绩。假如单纯是一颗Die，可以测试的管脚寻常都在外表，但是Chiplet不同，Die之间互连时，不一定把一切的管脚都放在外表，以是有些测试就没办法掩盖。别的，做多Die封装时，必要晓得Die与Die之间的互连有没有成绩。好比，固然测出来这个Chiplet没效了，但是还必要找到具体是此中哪颗Die出了成绩，大概发觉是哪个Die与Die之间的互连出了成绩，这是一个很大的挑唆。以是，如今芯片计划公司也在订定一些标准，好比互连时正中的协议是什么样，有哪些管脚必必要拉出来，必要为可测性来思索。”
别的，比年来在新动力发达提高的趋向之下，新动力汽车、太阳能、风电等市场展现发作式增长，关于功率半导体的需求也持续飙升，产物典范也越来越丰厚。特别是关于新动力汽车来说，其所必要大功率器件，好比IGBT、SiC 等，必要开发更高电压的高压模块、更大功率的大电流模块，不仅测试难度高，并且还必要在体系宁静、可靠性等方面做更完满的思索。车载大功率分立器件不仅必要对其 DC 参数测试，还必要对其 AC(动态)参数测试。其他的逻辑、存储类车载芯片，相反也必要思索到体系宁静、可靠性等。这些都决定了车载干系芯片关于ATE装备会带来更高的挑唆。
半导体测试装备龙头，泰瑞达怎样应对？
依据SEMI的数据体现，举世半导体测试装备市场仍由美国和日本装备商主导，美国泰瑞达、日本爱德万和美国科休三家公司以凌驾 90%的市场份额把持半导体测试装备市场。此中，泰瑞达占据了约51%的市场份额；爱德万份额为33%；科休的市场份额为11%。
作为举世半导体测试装备市场的龙头，泰瑞达于1960年在马萨诸塞州兴办，从消费二极管测试仪发迹，经过内里研发和外部并购，不休提高强壮，渐渐发展为今天的半导体测试装备市场市场的向导者，包含英特尔、台积电、三星、高通、德州仪器、ADI 公司和 IBM 等着名半导体厂商都是泰瑞达的客户。
1、完备的产物线掩盖
从半导体测试的紧张环节来看，主要包含：在晶圆加工完成之后，关于晶圆举行测试（Wafer Sort），反省有没有不良的Die；然后晶圆将会切割成单个Die并举行拆卸，约莫必要举行拆卸测试；最初还要对封装完成后的芯片举行终极检测（Final Test），由于封装历程中约莫也会存在一些芯片损伤，检测的目标是反省芯片的功能对否切合要求。
但是，制品测试完成后并未料味着测试就完毕了。Richard Hsieh进一步指出：“前方这些阶段的测试项目并不克不及做到100%掩盖，由于有很多场景的大范围运算是产生在体系级的，必必要把芯片安装到终极使用的体系板上，再做一个体系级测试（System Level Test，SLT）才算终极完成。关于整个测试环节的全盘掩盖，才干够最大限制的低落所需质量的本钱。固然，以上每个阶段，泰瑞达都有不同的测试机台掩盖这些方面的测试。”
现在，在半导体后端制造的每个阶段，不同制程工艺节点，泰瑞达都有不同的测试装备来掩盖来种种测试需求。依据泰瑞达的路途图体现，从1990年到2025年，从0.8μm到将来的2nm，泰瑞达连续推出一系列的产物来持续掩盖。乃至有一些客户如今都还在使用泰瑞达在90年代推出的半导体测试装备，尤其J750，自1995年推出来，销量凌驾了7000多台，如今另有很多客户在使用于量产。
泰瑞达现在一切的测试平台，完备的掩盖了数字、模仿、功率、繁复的SoC、存储，以及体系级测试范畴。好比，前方提到的J750主要面向偏数字芯片；EST 主要面向模仿芯片；而Ultra Flex 则面向高功能数字和繁复 SoC，测试掩盖率最高达 2.2Gbps，同时能统筹其他种种测试。
2、“柔性”测试
关于半导体测试装备厂商来说，测试方案的计划、测试后果的准确性、测试速率都是至关紧张的，其实质的目标是协助客户提升良率和好效产量，低落本钱，增速产物的上市速率。
在Richard Hsieh看来，要想完成这一目标，不仅要有掩盖各个测试阶段的测试装备，还必要具有“柔性”（FLEX）测试的才能。
而所谓的“柔性”测试，则是指可以依据实践需求将测试往前大概今后挪动，从而好效地变小测试步调，低落全体测试本钱。
Felix Huang表现：“如果很多成绩在晶圆测试阶段就可以检测出来，那么到了制品测试时就不必要再去检测，只必要去看封装约莫带来的Die与Die之间的互连带来的成绩。而别的一些可以在前方这个阶段处理的测试成绩，就不要留到靠后的体系级测试，由于在一颗芯片售价中，其测试本钱干系于封装和工艺本钱占比要小很多，假如可以越早发觉成绩，那么就可以省掉一些不必要的封装本钱。固然从掩盖率的角度来看有些不克不及移，就只能在后方添加上去。这就要求测试机台本身要有十分好的安定性、可反复性，同时测试才能和掩盖率也可以到达如此的要求，如此才可以完成柔性测试，这是一个基石。”
“但是测试并不简便的经过和不经过的成绩，在整个流程中必要不休分析数据，分析完数据后，才干晓得哪些测试项必要往前移照旧今后移。好比在某个阶段必要的测试项更多，对测试机台的要求和设置要求越高，测试本钱也越高，那么在这里增长测试带来的本钱和后方封装带来的良率丧失哪个更高？测试就必要向本钱更高的一侧举行挪动。总结来说，柔性测试必要思索在哪个阶段举行什么样的测试项才干到达最优，这必要具体情况具体分析，不同的公司、不同的芯片都必要做不同的分析。”Felix Huang进一步表明道。
3、PortBridge：买通计划与测试的鸿沟
关于芯片计划厂商来说，假如可以越早的发觉芯片计划的成绩，就可以越多的变小在后续制造历程中所必要的测试项，并低落芯片的不良率。因此，泰瑞达也不休在积极的与芯片计划厂商互助，努力于在芯片计划历程中就到场芯片测试，即计划测试的战略。
但是，芯片计划与芯片测试是两个不同的行业，芯片计划职员和ATE测试职员对话的时分很难相反。芯片计划职员体贴的是芯片本身的布局布线，体贴的是整个芯片体系层级的东西，而ATE测试职员则是依照“Cycle base”，一个个依照测试周期支解开来，一块一块的独立去看。
为此，泰瑞达内里开发了一款名为PortBridge的软件东西，其作用就是就为芯片计划职员和ATE测试职员之间架起一座互相相反的桥梁，让芯片计划职员可以经过EDA东西直接毗连泰瑞达的测试装备，经过测试装备控制晶圆测试、制品测试和体系级测试，依据它们反应的后果，及时在线做调试，优化计划，再反应到晶圆厂，在早前阶段就能提升良率。
别的，经过PortBridge还可以调试IP。一个芯片通常是必要经过将种种不同典范的IP像乐高积木一样的搭建起来，除了主要的内核IP以外，约莫还必要置办很多其他的IP，好比HDMI接口、LVDS接口、高速接口等。但是，买来的IP毕竟好用不佳用，跟芯片的团结计划端毕竟功效有没有成绩，可以经过PortBridge东西，直接经过ATE直接拜候每个IP并举行调试，增速IP跟整个芯片的交融。
4、测试东西的优化
随着芯片的越来越繁复，必要测试的项目越来越多，测试步骤的代码量也展现发作式的增长。依据泰瑞达公布的数据体现，1995年的时分丈量一颗芯片（SoC殽杂芯片）约莫有200个测试项，代码量约莫一两千行，一个或几个测试工程师一两周时间基本就能完成。但是到2020年后，测试项以前到达了2万个，代码量更是到达20万行的水平，这时分就必要一个大的团队来协同开发了。
“各位不要以为测试步骤就是测电压、电流、电阻，或给一些勉励信号，再看它的反应，上下是不是一律，这都是最基本的东西。但是如今芯片要测试那么繁复的功效、不同的场景，测试步骤的繁复度越来越大，代码量十分惊人。同时，客户还要求开发周期越短越好，由于市场的窗口期就那么短，错过这个时间窗约莫就会有很大丧失。所以，到了2020年后，开发测试步骤基本上都是一个团队，协同不同的场合的人协同开发，最初再整理调试，这就提出关于一些东西、主动化、智能化的要求。”Felix Huang进一步表明道。
基于这些需求的厘革，泰瑞达内里也开发了很多的东西。好比，多人协同分布式处理开发东西Git，可以主动把版本做兼并；测试步骤开发软件IG-XL；全流程办理软件DevOps（Development Operation）。
Felix Huang表现：“IG-XL应该是ATE行业中最好的开发软件，由于从实用性、易用性和稳定性来说都是业内最好的，泰瑞达的整个测试步骤开发都基于这个软件。同时，基于IG–XL软件，泰瑞达另有一个帮助东西Oasis，再加上全流程办理软件DevOps，可以保证终极检开发射来的代码质量。”
5、智能制造与数据分析
关于测试厂商来说，必要了解测试硬件装备的办法和器件的数据，并举行前项和后项的办理，必要基于对机台、测试办法、器件、整个计划的了解全部加在一同之后，才干够猜测性地避免一些成绩，完成良率优化、质量控制、流程优化和取得更快的上市时间。
在测试历程中，关于所取得的大数据举行分析和反应也是尤为紧张。
好比一台刻蚀机，有不同的控制按钮、不同的变量、不同的参数，刻蚀出来的是晶圆，之后上ATE测试机。这此中一切的数据都可以搜集举行分析（寻常来说有两种格式STDF和TEMS），晶圆厂也可以依据实践数据分析的后果的反应，来调停工艺参数，优化工艺流程。
对此，泰瑞达推出了一个大数据分析装备UltraEDGE，其内建了妨碍检测引擎（Fault Detect Engine，FDE ），可以做质量和数据统计，同时也可以在外表安装第三方数据分析软件，好比Ultimus、PDF数据办理软件，在此中举行加密和机器学习，对抓到的原始数据举行分析，之后构成晶圆图，在晶圆上的多个Die中，绿色表现经过，赤色表现没效，蓝色约莫有一些是边沿性的成绩，把一些潜伏的缺陷成绩直观的展现出来，并反应给晶圆厂，为他们举行工艺的调停和改良提供参考，从而提升良率，低落本钱。
别的，干系于车规级的芯片来说，测试并不是简便的经过大概不经过的成绩，由于偶尔分测试是经过了，但也约莫带有缺陷。以是，基于UltraEDGE可以对统计后果举行智能化的动态分析，将有助于完成车规芯片的零缺陷。
Felix Huang表现：“如今车规芯片测试中更多用的是Dynamic PAT（动态模板，DPAT）。假如是测晶圆是一个一个Lot（组），这个Lot出来是如此，约莫下一个又是另一个样，按标准来看，有的Lot就基本废掉了。实践上在一种条件下，每个Lot，乃至每个晶圆都要动态改动测试的敏捷度。这就叫动态分析。我们有基于Z Yield分析，包含Cluster Detection、Good Die Bad Cluster，把测试后果反应到每颗Die上，然后依据它在晶圆上的物理地点来决定是好是坏。”
好比本人图右侧的第九个晶圆测试表现图中间，白色的地区是测试经过的Die，赤色的地区是没效的Die，可以看到下方被大片赤色地区有两个白色的地区，固然测试是经过了，但实践上它被赤色地区包抄了，以是有约莫有隐含缺陷，约莫一定加压、加流或更严厉的条件下，可能就会没效。以是假如显现这个情况，也要把这两个Die勾掉，不克不及让它们经过。
△在做车规芯片测试的时分，泰瑞达提供了12种不同的分析伎俩
Felix Huang重申，数据分析终极是看质量目标，而不是只看最早的测试后果，是必要将不同统计后果团结在一同来举行推断。特别是关于车规芯片来说，触及到车身宁静、行车宁静方面的芯片，它的测试标准就必要愈加的严厉。并且以上只是此中的一道检测，好比常温测试。做车规晶圆测试要颠末温度低（-40℃）、常平和低温（125℃），不同温度下都要测一遍。封装好后还要在老化前、老化后各走三遍，也就是说车规芯片测试端就会有9道工序要走，每道都要像前方先容的那样来看后果。这也意味着关于车规级芯片厂商来说，测试本钱将会是整个芯片本钱中间的紧张一个局部。
“通常，车规芯片厂商的目标是要做到0 DPPM，但显然好坏常困难的。现在为止，我看到国内一家比力顶尖的ADAS芯片公司已做到10 DPPM，是在我们的测试平台上做的，的确奉献了很高很高的本钱。正常来说，一颗SoC芯片（好比手机SoC芯片）的测试本钱占芯片售价的10%支配，顶多15%，而他们初期的测试本钱应该以前接近25%-30%，凌驾大芯片封装的本钱，这也反响了国产车规级芯片厂商对证量的寻求。”
Felix Huang向芯智讯泄漏道：“此前他们的芯片上车之后，车厂没有任何不良反应，但他们本人有一个主动监测软件，反应归来回头一个Warning code（告诫代码），他们为了定位这个代码花了半年时间，每个测试时间增长了十几秒，带来的本钱是很宏大的。固然，如今我们也在帮他们做优化，由于整个测试流程和计划有可以优化的场合。”
坚持当地化战略，美国泉源占比已低于3%
自客岁10月以来，美国出台了对华优秀半导体装备的出口限定政策，随后日本、荷兰也相继出台了相应的限定政策。这不仅使得国内的芯片制造厂商难以获取优秀的半导体装备，同时也关于美日荷的半导体装备厂商在中国的业务展开带来了拦阻的影响。
那么，泰瑞达作为一家美国半导体装备厂商，怎样对待这一影响呢？
对此，Felix Huang以为：“现在限定更多的是人工智能、大算力干系优秀工艺的芯片，而消耗类芯片、汽车芯片现在并没仅限定的迹象。我以为这些芯片将来也不会被卡。从装备端来看，现在限定的也是前端的优秀制程制造装备。而我们泰瑞达装备是属于后端制造装备，以是没有什么影响。最大的一个担心来源照旧在于客户的心存疑虑。”
Felix Huang重申，其从2019年开头带团队到如今，越来越多的客户以前消弭了一些疑虑，毕竟客户照旧渴望在测试范畴有良性的竞争。从泰瑞达在中国的业务来看，汽车是一个最紧张的朝向，在这方面现在并没有太多会被限定的担心。“我渴望各位不要戴有色眼镜，不要由于泰瑞达是美国公司，就一棍子打死。泰瑞达扎根中国以前有20多年(本年以前是23周年)，我们大局部的零部件都以前做到了非美国需求。”
据芯智讯了解，泰瑞达在进入中国市场23年来，不休在持续推进当地化，不仅在国内的团队以前到达了过百人，同时国自贩卖的装备中间的美国泉源占比也以前低于3%。
关于对否存在被“国产交换”的焦急的成绩，Felix Huang坦言，一定会有如此的挂念。
好比泰瑞达的SoC测试平台从J750不休到UltraFLEXplus，包含Power平台，很多都是十多二十年的老的测试平台，大概是那些关于芯片测试要求不那么繁复的测试平台。Felix Huang以为，假如依照国产竞争对手如今的迭代速率，再过3-5年，这些国产的测试装备应该可以进入到与泰瑞达竞争的一个阶段。固然，在大局部范畴，泰瑞达照旧有决计持续扩展的，特别是在车这块，关于安定性、可反复性有很高的要求，国产测试装备现在还不克不及做到。
Felix Huang报告芯智讯：“国内某手机芯片大厂被卡脖子，本年自研手机芯片的重新回归，其眼前也离不开我们的Ultra平台或日本友商的平台的支持，由于现在用国产的测试装备做不了这类芯片的测试。将来在中国市场，泰瑞达扮演的是一个良性竞争的人物，在中高端范畴除了日本友商的机台之外，我们的UltraFLEXplus、ETS-800仍旧是可选方案，以是我们的存在会让市场处于良性竞争的形态。”
编纂：芯智讯-浪客剑
