使用基于Raspberry Pi的DDS信号产生器完成准确RF测试
择要
在触及射频(RF)的硬件测试中，选择可设置、已校准的可靠信号源是此中最紧张的方面之一。本文提供了基于Raspberry Pi的高度集成处理方案，其可用于构成RF信号产生器，输入DC至5.5 GHz的单一频率信号，输入功率范围为0 dBm至-40 dBm。所提出的体系基于直接数字频率构成(DDS)架构，并对其输入功率与频率特性举行了校准，可确保在整个事情频率范围中，输入功率坚持在所需功率水平的±0.5 dB以内。
简介
RF信号产生器，尤其是微波频率的RF信号产生器，从前通常是基于锁相环(PLL)频率构成器1来构建。PLL支持从低频参考信号天生安定的高频信号。图1体现了一个基本PLL模子。该模子由反应体系（此中包含一个包含一个电压控制振荡器（VCO）用于改动输入频率）、偏差检测器（用于比力输入参考频率和输入频率）以及分频器构成。当分频器的输入频率和相位即是输入参考的频率和相位时，环路被以为处于锁定形态。2–5
图1.基本PLL模子
依据使用的不同，DDS架构作为频率构成器约莫比PLL提供了一种更好的交换方案。。图2体现了一个典范的基于DDS的信号产生器。调谐字使用于相位累加器，由后者确定输入斜坡的斜率。累加器的高位颠末幅度正弦转换器，终极抵达DAC。与PLL比拟，DDS的架构具有分明的上风。比如，DDS数字相位累加器可完成比基于PLL的频率构成器更精密的输入频率调谐区分率。
图2.基于DDS的典范信号产生器
PLL切换时间是其反应环路创建时间和VCO呼应时间的函数，由于本身实质的限定，其速率较慢，而DDS仅受数字处理延长的限定，因此具有更快的切换速率。在电路板尺寸方面，DDS的面积更小，便于体系计划，很多硬件RF计划困难也迎刃而解6。
下一局部将讨论CN0511。一款基于DDS架构的完备DC至5.5 GHz正弦波信号产生器的总体体系计划。接下去将讨论矢量信号产生器架构及其规格。尔后将重点讨论体系时钟，包含时钟参考要求以及时钟办理单位和矢量信号产生器之间的电路毗连。也会触及电源架构和体系布局，并进一步分析全体体系怎样完成高功率听从和公道的散热功能。随后的“软件架构和校准”局部将围绕体系软件控制和校准掀开讨论。该局部将表明软件提供的机动控制以及怎样校准输入功率。最初一局部将分析全体体系功能，包含体系相位噪声、校准输入功率和体系的热功能。
体系级架构和计划考量
A：体系级计划
图3所示体系是基于DDS架构的完备DC至5.5 GHz正弦波信号产生器。四开关DAC中心和集成输入扩大器在整个事情频率范围内提供极低的失真，并配有50Ω的输入婚配终端。
板载时钟处理方案包含参考振荡器和PLL，因此无需外部时钟源。一切电源均来自Raspberry Pi平台板，其具有超高电源克制比(PSRR)稳压器和无源滤波功效，可使大幅减小电源转换器对RF功能的影响。
图3.CN0511：基于RPI的频率构成RF信号产生器
图4.所用矢量信号产生器(AD9166)的功效框图
图5.ADF4372 RF8x输入级
图3所示架构可用于雷达、主动测试、随意波形产生器和单音信号产生器等种种使用。而本文中完成了单音信号产生器使用。以下末节将讨论CN0511包含的主要集成器件。
B：矢量信号产生器
如图4所示，所使用的DC至9 GHz矢量信号产生器包含一个6 GSPS（1倍不归零形式）DAC、8通道、12.5 Gbps JESD204B数据接口以及一个具有多个数控振荡器(NCO)的DDS。同时该器件是高度可设置的数字数据途径，包含插值滤波器、反SINC补偿和数字混频器，支持机动的频谱方案。
图4所示体系使用DAC的48位可编程模数NCO以十分高的精度（43 μHz频率区分率）完成了信号的数字频移。该DAC的NCO仅必要SPI写入接口速率到达100 MHz即可快速更新频率调谐字(FTW)。SPI还支持设置和监控该DAC中的种种功效模块。本计划未使用JESD通道，器件仅在NCO形式下使用。
图4中的矢量信号产生器集成了单端、50 Ω婚配的输入RF扩大器，因此无需接纳繁复的RF输入电路接口。表1体现了AD9166的主要规格和在种种条件下的功能。
表1.AD9166主要规格
C：体系时钟
图2中的体系使用了ADF4372 PLL（见图5），这是一款集成VCO的宽带频率构成器，当与外部环路滤波器和外部参考频率一同使用时，可以作为小数N分频或整数N分反复率构成器。别的，VCO频率可举行1、2、4、8、16、32或64分频，因此用户可以在RF8x产生低至62.5 MHz的RF输入频率。
时钟源的质量（比如其相位噪声和杂散特性）以及其与高速DAC时钟输入的接口，会直接影响交换功能。因此，相位噪声和其他频谱内容将会被直接调制到输入信号上。为完成最佳整数界限杂散和相位噪声功能，ADF4372使用了单端参考输入信号，然后将其倍频以产生用于高速DAC的时钟，如图6所示。
图6.ADF4372和AD9166之间的电路毗连
D：电源架构
CN0511的体系电源树如图7所示，基于体系负载要求将其听从提高到90%，分散使用了LTM8045、LTM4622和ADP5073开关稳压器，。并选用ADM7150、ADM7154和ADP1761等低压差线性稳压器(LDO)来为DAC、扩大器、PLL和VCO供电，其有超低噪声和高PSRR功能，可完成最佳相位噪声功能。
使用电源时序控制器LTC2928来确保高速DAC按准确排序上电，制止毁坏其内里电路。该电源时序控制器IC可监测和办理四个电压轨，并具有控制各电压轨的上电时间和其他监控功效，此中包含欠压和过压监控与报告功效。
E：布局思索
关于这种必要极高功能和较高输入频率的使用，PCB（印刷电路板）质料的选择会对后果有很大影响。图8体现了保举的CN0511 PCB叠层，它在包含RF走线的层上使用Rogers 4350电介质质料，最大水平上变小3GHz以上的信号衰减，并确保在RF输入处取得最佳的信号完备性。
图8.保举的PCB横截面和叠层
热功能与PCB计划和事情情况直接干系。为改良计划的散热功能，在PCB散热焊盘上打了散热通孔。
图7.体系电源树
软件架构和校准
A 软件控制
在任何触及信号产生器的使用都渴望可以轻松机动地控制仪器装备。由于它只必要将一张带有Kuiper Linux镜像的SD卡插进Raspberry Pi，因此可以以为CN0511是即插即用的。Kuiper Linux镜像包含控制信号产生器所需的一切必要软件。有两种办法可改动输入功率和频率：使用PyADI-IIO模块写入代码，或使用IIO-Oscilloscope图形用户界面(GUI)输入所需的输入。
PyADI-IIO是ADI硬件的Python笼统模块，带有产业输入/输入(IIO)驱动步骤。此模块为控制硬件提供了简便易用的Python办法和属性。经过十分简便的Python代码行即可控制该板，这些代码可以在当地或长程运转。可以使用简便的for循环和一些延长来创建任何频率扫描，用于测试其他装备。
IIO-Oscilloscope是一个跨平台GUI使用步骤，必要用户输入输入功率幅度和频率作为参数。
PyADI-IIO和IIO-Oscilloscope这两个模块均提供了却温传感器的输入：一个在PLL IC内，另一个在矢量信号产生器IC内。图9展现了这两个软件模块以及与CN0511板通讯所需的其他组件（libAD9166、LibIIO和Linux内核）。图9中体现的libAD9166是在Kuiper镜像上预装的另一个库，用于准确控制输入功率，包含输入校准功率所需的C++代码，并特定使用于该板。关于怎样完成校准的实际将在B节：输入功率校准中持续讨论。
图9.经过PyADI-IIO和IIO-Oscilloscope与装备通讯所需的软件组件框图
B：输入功率校准
在信号产生器使用中，频带平展度是一个紧张参数。在该体系中，输入功率与频率的干系特性主要由矢量信号产生器的输入决定。随着频率提高，输入阻抗从其直流值开头减小。输入阻抗的这种厘革以及负载处的任何阻抗失配都市直接影响输入功率。别的，可猜测的sinc滚降也会影响输入功率的频率呼应。图10讨论并体现了测得的未校准输入功率与频率的干系。为了克制这些拦阻要素，我们对输入功率与频率的干系举行了软件校准。
用于校正输入功率的旋钮包含了AD9166的两个存放器：设置满量程电流的10位存放器Ioutfs_reg（地点0x42和0x41）和设置满量程电流的16位存放器Iout_reg（地点0x14E和0x14F）。这两个存放器卖力控制AD9166 DAC的输入电流，这也是AD9166扩大器的输入（图3）。
Ioutfs_reg提供约莫10 dBm的输入功率动态范围，这是用于调停图10所示不必要特性的抱负值。
图10.输入功率与频率的干系：未校准的输入功率
从丈量后果来看，每个PCB样片都体现出图10所示的相反外形特性，只是偏移存在差别。思索到这一点，我们开发了两个校准例程。第一个校准步骤只需实行一次，用于获取校准整个外形所需的参数，使其平展化，；第二个步骤则用于校正不同板之间的偏移偏差，并作为每片板的消费测试运转。两个校准例程均经过输入丈量、盘算和基于盘算的存放器调停来完成。
第一个校准例程的主要计划思绪如图11所示。起首，图10中的整个特性曲线被分红多个频率区间，这些区间可以用从fmin[x]到fmax[x]的线段来近似表现，此中x是区间的索引，x ∈ [0, 31]，并且x为正整数。实践计划选择了31个区间，但为了更好地举例分析，图11a中只体现了三个区间。关于每个区间，必要取得两个常数：一个是用于偏移校正的Offset_correction（图11b）；一个是用于增益校正的Gain_correction（图11c）。还必要存储参数fmin[x]以跟踪区间。
图11.校准例程的可视化举例：(a) 将特性曲线分红多个局部；(b) 对每个局部举行偏移校正；(c) 对每个局部举行斜率校正。
图12a为第一个校准例程的事情原理伪代码流程图。为完成此算法，必要使用十分准确的频谱分析仪来丈量输入功率（使用Keysight E5052B/R&S FSUP）。第一个例程（图12a）产生的参数用于第二个校准例程，如图12b所示。
图12.伪代码流程图：(a) 只运转一次的第一个校准例程；(b) 在每个CN0511板上运转的第二个校准例程。
第二个校准例程（图12b）是针对消费测试中每个PCB样片运转的，并为每个区间的Offset_correction参数增长同一常数。在第二个例程完毕时，关于每个区间，修正的参数Offset_correction[x]、Gain_correction[x] 和fmin[x]都将存储在电路板的EEPROM中。当电路板事情时，这些参数将在软件中进一步使用。
为设置校准输入功率，软件使用公式1来盘算调停频率fx处的输入功率的Ioutfs_reg存放器值，以。fx是区间x内的频率：fx ∈ [Fmin[x], fmax[x])，fx为实实数，fmin[x]是索引为x的区间的最小频率。
如公式1所示，电路板上必需为每个x区间存储三个参数，以便举行输入校正：即Offset_correction[x]、Gain_correction[x]和fmin[x]。
体系功能
A：校准输入功率
图13体现了CN0511在几种不同输入功率水平下的宽带补偿频带平展度。关于设置在0 dBm和-40 dBm之间的任何输入功率，从DC到5.5 GHz的整个频带内的精度为±0.5 dBm。
图13.校准输入功率与频率的干系
B：相位噪声
时钟源的质量以及其与AD9166时钟输入端的接口会直接影响相位噪声功能。在指定频率偏移处的相位噪声和杂休会被直接转为输入信号。图14体现了颠末丈量的单边带(SSB)相位噪声与频率偏移的干系。一切数据都是在输入功率设置为满量程的情况下搜集的。使用板载122.88 MHz CMOS压控晶体振荡器用作体系时钟参考。
图14.体系相位噪声功能
C：热功能
依据使用和设置，高速DAC的功耗约莫接近4 W。该器件使用暴露芯片封装来低落热阻并允许芯片直接散热。使用带电扇的机器散热器来分发封装的热量。在安装散热器的情况下，LTM4622在25°C的情况温度下体现出的最低温度读数约为60.6°C。
结论
本文提出了一种高频、低失真、低噪声的信号源。所先容的体系是一种接纳基于高速DAC的DDS架构的低本钱RF信号频率构成器处理方案，经过使用基于DDS武艺的矢量信号产生器，该体系较之简便PLL的有多项上风，比如简便化、低失真、高区分率调谐、近乎瞬时的跳频、相位和幅度调制。
DDS架构的多项上风使得调停和校准输入功率以及微调输入频率成为约莫。在体系中添加校准例程可为用户提供从DC到5.5 GHz的输入参考信号音，精度为±0.5 dBm，动态范围为0 dBm到-40 dBm。关于实行室仪器而言，这是一种近乎抱负的处理方案。
致谢
感激一切为本文提供名贵武艺支持的ADI工程师。
参考材料
1. Paul R. Gray、Paul J. Hurst、Stephen H. Lewis和Robert G. Meyer。模仿集成电路分析与计划。Wiley，2009年1月。
2. Mike Curtin和Paul O’Brien。“用于高频吸收器和发射器的锁相环”。《模仿对话》，第33卷第3期，1999年7月。
3. VCO计划手册。Mini-Circuits Corporation，1996年。
4. Leon W. Couch。数字和模仿通讯体系。Macmillan Publishing Company，1990年。
5. Peter Vizmuller。射频计划指南。Artech House，1995年。
6. Jim Surber和Leo McHugh。“单芯片直接数字频率构成与模仿PLL”。《模仿对话》，第30卷第3期，1996年7月。
7. EVAL-CN0511-RPIZ用户指南。ADI公司，2023年1月。
关于作者
Erbe D. Reyta自2011年起承继ADI公司Circuits from the Lab?方案的硬件使用工程师，主要从事精密体系硬件的开发。他在菲律宾迪里曼大学取得了电子与通讯工程学士学位，并在菲律宾马尼拉都市大学取得了盘算机工程硕士学位。
Valentin Beleca是ADI公司的体系集成工程师，从事PCB计划事情。他于2021年11月在罗马尼亚克卢日-纳波卡到场ADI公司。他现在是克卢日-纳波卡科技大学集成电路与体系硕士课程的硕士生，拥有克卢日-纳波卡科技大学电子与电信学士学位。
Mihai Bancisor是客户办公室处理方案部的体系集成工程司理，已在ADI公司事情11年。他主要努力于软件界说无线电和体系化模块使用。他拥有克卢日-纳波卡科技大学使用电子学专业学士学位和工程硕士学位。
